我想用verilog写一个用于环形振荡器的代码。我是维里罗格新来的。

这是我的代码：

module RingOsci(enable, w1, w2, w3);
    input enable;
    output w1, w2, w3;
    wire w4;
    and (w4, enable, w3);
    not #2(w2, w1);
    not #2(w3, w2);
    not #2(w1, w4);
endmodule

但总是，W_i是Z。

这是我的测试台：

module RingOsciTB();
    reg en;
    wire out1, out2, out3;
    initial begin
        en = 1'b0;
        en = 1'b1;
endmodule

如何更改Z值以启用振荡器？