二、固化文件

1、连接设备，open Device
1、设置参数

选择芯片的参数
注意芯片的电压。
点击OK后出现下面界面
选择固化的文件.Msc和.Prm文件，其他不用设置，点击OK，开始固化。
固化完成后需要关闭设备，断电后重启。
2、连接固化代码后的设备。

点击下图中位置
添加lit文件，注意是和bit文件在统一目录下。
如果后面重新生成了bit文件，那么固化的文件也需要再重新生成，两者需要对应。
命令行方式

注意：只用一条命令即可：
其实这条命令就是在第一种方法中下图中command命令复制出来的。这里解释一下这条命令。
write_cfgmem  -format mcs -size 128 -interface SMAPx16 -loadbit {up 0x00000000 "M:/led.bit" } -checksum -force -disablebitswap -file "C:/Users/Xilinx/Vivado/led.mcs"
  write_cfgmem：顾名思义，这就是写配置存储文件，也就是生成配置存储文件。
 
 format：生成存储文件的格式，这里是 mcs
 
 size：这里指定Flash大小，这里是以Byte为单位
 
 interface：指定Flash接口是SMAPx16
 
 loadbit： 指定生成MCS文件需要的比特流文件，并且指定MCS文件存放起始地址是 0x00000000，地址增长方向是向上增长。
 
 file:指定mcs文件存放地址及文件名
  
 ug908 
 ug835 
 https://blog.csdn.net/MaoChuangAn/article/details/80763034 
 【Vivado那些事】如何查找官网例程及如何使用官网例程 
 【Vivado使用误区与进阶】总结篇 
 【Vivado那些事】Vivado中常用的快捷键（二）其他常用快捷键 
 SystemVerilog数字系统设计_夏宇闻 PDF 
 图书推荐|ARM Cortex-M0 全可编程SoC原理及实现 
 1202年了，还在使用虚拟机吗？Win10安装Ubuntu子系统及图形化界面详细教程 
 Github 上有哪些优秀的 VHDL/Verilog/FPGA 项目 
 AD936x+ZYNQ搭建OpenWIFI 
 无招胜有招-Vivado非工程模式下的详细设计 
 追寻ARM的起源-Acorn电脑简史及FPGA实现 
 面试中经常会遇到的FPGA基本概念，你会几个？ 
 Xilinx FPGA MIPI 接口简单说明 
 介绍一些新手入门FPGA的优秀网站 
 Vivado ML（机器学习） 2021尝鲜 
 推荐一些可以获取免费的国外的原版书籍（电子版）网站 
 【Vivado那些事】FPGA的配置方式 
 FPGA 的重构 
 浅析FPGA局部动态可重构技术 
 ISP（图像信号处理）算法概述、工作原理、架构、处理流程 
 国产CPU概括 
 浅谈PCI Express体系结构（一） 
 浅谈PCI Express体系结构（二） 
 从电子游戏历史看IC发展的助推剂 
 80年代电子游戏及电脑游戏的发展历史 
 PCIe总线的基础知识 
 万字长文带你回顾电子游戏的七十多年历史（完整版） 
 FPGA中异步复位，同步释放的理解 
 OpenFPGA系列文章总结 
 用Verilog设计一个16 位 RISC 处理器 
 介绍一些新手入门FPGA的优秀网站（新增）
如何提高FPGA的工作频率 
 点击上方字体即可跳转阅读 
                    图形界面方式一、生成固化文件1、先生成bit文件，再生成固化文件2、生成固化文件步骤A选择当前flash的大小，注意这里是MB，不是Mb。B选择要生成的固化文件的保存路径，设置名字。C选择...
第一种是按照MCS文件进行的固化，
第二种是数据流文件进行固化的。
之前用第一种进行固化没有问题，前不久按照第一次进行固化发现没有作用，界面报错显示读取不到数据流。
经过查看其他人博客发现可以进行数据流的固化，并在此进行总结，以此来方便自己，如果不巧帮到你，欢迎点赞收藏。
我上传的资料，如果你有需要，并且你也没有下载券或者下载权限请私聊我，我可以无偿单独发给你，共同学习，一起进步。
				1..dcp文件：每个过程都会产生特定格式的文件，就是ise中的网表文件和约束文件的集合，只不过在vivado中被集合在了一个文件里。
2..xdc文件，这个是vivado的约束文件，vivado的约束文件和ise中的约束文件.ucf或者.pcf相比有很大不同，其约束文件其实就是一系列的tcl语句
3..xci文件，这是定制ip产生的文件，里面包含了定制的ip核的所有信息，可以通过这个文件产生需要的ip核，作用和.dcp文件差不多。ip核中也有.dcp文件，关于选择.xci文件还是.dcp文件，在vivad
				Vivado 蜂鸟 e203 MCU200T 逻辑综合 详细教程1. Vivado新建工程2. 添加所有.v文件注意3. 手动添加IP核MMCMreset_sys4. 手动添加约束文件注意5. 运行Synthesis6. 不用停，再运行implementation7. 布局布线8. 功耗分析9. 资源占用utilization10. 时序分析
https://www.rvmcu.com/community-topic-id-353.html
https://lgyserver.top/index
4. 在IP核或FPGA设计中添加一个Block Memory Generator（块内存生成器）。
5. 在Block Memory Generator中选择COE文件格式，并将之前生成的COE文件导入。
6. 配置Block Memory Generator的其他参数，如数据位宽、地址位宽等。
7. 生成IP核或FPGA设计的bit文件，将其下载到目标设备中。
以上是生成COE文件的基本步骤，具体操作可以参考Matlab和Vivado的官方文档。   
### 回答2：
Matlab和Vivado是两个在不同领域使用的软件，其中Matlab是一种数字计算环境，广泛用于大规模数据分析和科学计算，而Vivado是一种集成电路设计软件，通常用于设计和实现数字电路和FPGA芯片。
当我们使用Matlab生成coe文件时，这意味着我们需要将Matlab输出的数据在后续的设计流程中使用，而最常见的场景是将coe文件用于Vivado设计中的ROM或RAM部分。
coe文件是一种简单的文本文件格式，其中定义了一些初始化数据，通常用于内存初始化和模式生成功能。coe文件格式包含了十六进制和二进制数值以及一些元数据，用于描述初始化数据的类型、长度和存储方式等。
在Matlab中生成coe文件的过程通常分为以下几个步骤：
1.首先将Matlab生成的数据转换为合适的格式，如十六进制或二进制
2.将数据按照coe文件格式组织为文本格式
3.将文本格式存储为coe文件并转移至Vivado工程的相关目录
4.在Vivado项目中完成coe文件的使用和ROM或RAM的设计
需要注意的是，在coe文件格式中，文字不区分大小写，文本行的长度必须是偶数，否则将会出错。在使用coe文件初始化ROM或RAM时，请确保指定了正确的coe文件路径和文件名。
综上所述，虽然Matlab和Vivado是在不同领域使用的软件，但它们可以共同协作来完成一些特定的任务，而生成并使用coe文件就是其中的一种常见使用场景。   
### 回答3：
Matlab和Vivado是两款常用的工具软件，Matlab用于数据处理和计算方面，而Vivado则是Xilinx FPGA 电路设计工具。当需要将Matlab计算得到的数据集成到Vivado中时，需要将Matlab生成的数据文件转化为Vivado所需要的格式之一，其中就包括了coe文件。
coe文件是一种用于存储FPGA的初始化数据的文件格式，它是FPGA设备的静态数据文件，用于对FPGA芯片进行初始化。coe文件可以包含数值和字节码两种不同形式的数据，可以由编程语言或是可视化开发工具生成。
接下来，我们将介绍如何使用Matlab和Vivado生成coe文件。
1. Matlab生成coe文件
Matlab内置coe文件输出函数，可将Matlab中的矩阵数据输出为coe文件。
coe文件的格式有两种：一种是十六进制格式，另一种是二进制格式。现在我们以二进制格式为例，介绍如何生成coe文件。
我们可以在Matlab中编写生成coe文件的代码。具体代码如下：
%生成coe数据
coe_data = reshape(data, [], 1); %将矩阵转换成列向量
coe_data_bin = dec2bin(coe_data, 16); %将十进制数转化为二进制数，并填充到16位
byte_data = reshape(coe_data_bin', [], 2); %将二进制数转换成列向量，每两个元素组合成一组
coe_file = ['memory.coe']; %coe文件名
fid = fopen(coe_file, 'w'); %打开coe文件
fprintf(fid, 'memory_initialization_radix=2;\n'); %写入coe文件头部信息
fprintf(fid, 'memory_initialization_vector=\n'); %写入coe文件头部信息
for i = 1:size(byte_data, 1) %迭代写入coe数据
    fprintf(fid, '%s%s,\n', byte_data{i, 1}, byte_data{i, 2});
fclose(fid); %关闭coe文件
其中，data为Matlab中的矩阵数据，coe_file为生成的coe文件名。
将生成的coe文件复制到与Vivado项目目录对应的文件夹中，例如，若项目的coe文件位于Vivado工程目录下的source文件夹内，则需将coe文件复制到source文件夹中。
2. Vivado使用coe文件
Vivado支持直接读取coe文件中的数据，将其作为初始化数据传入到FPGA设备中。下面介绍如何在Vivado项目中使用Matlab生成的coe文件。
打开Vivado，创建一个新项目，选择相应的FPGA设备和Vivado版本。接着添加给定的IP核并完成RTL设计。
在Vivado工程导航器中，右键单击设计名并选择“添加源文件”，在弹出的“添加源文件”对话框中选择“从磁盘添加”，并在弹出的对话框中选择刚才生成的coe文件。完成后单击“确定”。
在Vivado工具栏中，切换到“IP 汇编器”选项卡，并在IP Assembly视图标签页中创建一个新的初始化数据文件。
单击“添加”按钮，并在下拉菜单中选择coe文件类型。接下来选择刚才添加的coe文件，同时为文件指定一个名称和地址，完成后单击“确定”。
在IP Assembly视图标签页中，右键单击初始化数据文件并选择“生成初始化数据”，可以在弹出的对话框中查看生成结果。这样，刚刚生成的coe文件就成功用于了Vivado编程中。
以上就是使用Matlab生成coe文件并在Vivado中使用的全部步骤。通过此方法，我们可以将在Matlab中计算或处理得到的数据集成到FPGA芯片中，实现更丰富的功能。