verilog二维数组赋值

Verilog中二维数组的赋值可以使用初始化列表的方式进行，格式如下：

module test;
  reg [7:0] array [0:1][0:2];
  initial begin
    array[0][0] = 8'h11;
    array[0][1] = 8'h22;
    array[0][2] = 8'h33;
    array[1][0] = 8'h44;
    array[1][1] = 8'h55;
    array[1][2] = 8'h66;
endmodule
上面的例子中，定义了一个2行3列的二维数组，使用了[0:1][0:2]的索引方式，表示行索引范围是0到1，列索引范围是0到2，每个元素的位宽为8位。
在initial块中，按照行列的顺序依次给数组中的每个元素赋值。注意，Verilog中的数组元素是从左到右、从上到下依次存放的，因此在赋值时需要按照这个顺序依次赋值。另外，如果数组的大小比较大，可以考虑使用循环的方式进行赋值。
需要注意的是，Verilog中的数组赋值只能在initial块中进行，无法在模块实例化后的过程中进行。如果需要动态地修改数组的值，可以考虑使用$readmemh或$readmemb等函数从文件中读取数据。