OpenFPGA 环境配置及问题解决_sigstksz

SIGSTKSZ Error

原因：猜测是因换源不一导致的C编译工具链版本问题
解决：将catch.hpp版本更新，并替换
wget -O ~/Downloads/catch.hpp https://github.com/catchorg/Catch2/releases/download/v2.13.9/catch.hpp
替换该文件 
cd {OpenFPGA_文件夹位置}/libs/EXTERNAL/libcatch/
mv catch.hpp catch.bak.hpp
mv ~/Downloads/catch.hpp ./
FATAL ERROR 关于TBB的相关问题
 
原因：系统问题缺少头文件tbb_stddef.h
解决： 
wget -O ~/Downloads/tbb_stddef.h https://raw.githubusercontent.com/wjakob/tbb/9e219e24fe223b299783200f217e9d27790a87b0/include/tbb/tbb_stddef.h
sudo mv ~/Downloads/tbb_stddef.h /usr/include/tbb
缺少头文件task_scheduler_init.h 
wget -O ~/Downloads/task_scheduler_init.h https://raw.githubusercontent.com/wjakob/tbb/raw/master/include/tbb/task_scheduler_init.h
sudo mv ~/Downloads/task_scheduler_init.h /usr/include/tbb
找不到依赖
 
统一问题：运行install_dependencies_build.sh时或pip install时出错或未运行
解决：重新运行两步骤，如还有问题则单独安装 
# 缺少ffi.h
sudo apt install libffi-dev
# 缺少tcl.h
sudo apt install tk tcl tk-dev tcl-dev
# 缺少readline
sudo apt install readline-dev libreadline6-dev
run-task 报错
 
查看log，目前观察最多的问题为 envYAML 包未安装
 
pip3 install envyaml 
ModuleNotFoundError ‘prettytable’
 
运行 run_vtr_task.py 时，提示：ModuleNotFoundError: No module named ‘prettytable’
 处理： 
# 更新 pip
python -m pip install --upgrade pip
# 安装 PrettyTable包
pip install PrettyTable
脚本不可满足
 
ctags、qt5-default无可用候选 (no installation candidate)
 解决：在大部分使用场景下，这两个包并不重要，可编辑install_dependencies_build.sh文件，删除ctags、qt5-default这两行 
网络环境问题
 
Connection refused 拒绝连接
443 SSL 无法建立
clone failed 克隆失败 
修改hosts
开加速器/VPN
使用手机流量的个人热点 
运行时问题
 
Permission Denied | Can not find directory…
 
问题分析：在git clone或安装依赖时错误地使用 root 用户运行命令，导致个人用户无任何修改权限。
 解决：在OpenFPGA根目录下 
sudo chown -hR {用户名}:{用户组，一般同用户名} ./
# 将所有文件所有者改为个人用户
Yosys shell中，Show命令查看电路图 的时候，提示报错
 
问题：缺少点阵图形展示工具。
 解决：可以试着运行 sudo apt-get install xdot
Verilog到路由（VTR）项目
Verilog到路由（VTR）项目是一项全球性的合作，旨在为进行FPGA体系结构和CAD研究与开发提供一个开放源代码框架。 VTR设计流程将数字电路的Verilog描述和目标FPGA架构的描述作为输入。
 Github存储库：  : 
Symbiflow
 SymbiFlow是用于多家供应商的FPGA开发的完全开源工具链。 目前，它针对Xilinx 7系列，莱迪思iCE40，莱迪思ECP5 FPGA，QuickLogic EOS S3，并正在逐步扩展以提供全面的端到端FPGA综合流程。
 主页：  ： 
Yosys是Verilog RTL综合的框架。 它目前具有广泛的Verilog
cmake v3.15.7 x64：https://cmake.org/files/v3.15/
opencv-4.2.0：https://github.com/opencv/opencv/releases
opencv_contrib-4.2.0：https://github.com/opencv/opencv_contrib/releases
tbb-2019_U...
                                    探索OpenFPGA：开源FPGA IP生成器的未来
 OpenFPGAAn Open-source FPGA IP Generator项目地址:https://gitcode.com/gh_mirrors/op/OpenFPGA 项目介绍
OpenFPGA，作为首个拥有硅验证的开源FPGA IP生成框架，正引领着FPGA技术的新潮流。这一获奖项目不仅支持高度定制化的FPGA架构，还提供了从Ver...
                                    出于对Ubuntu新版本系统的体验，将系统更新到了ubuntu22.04了。然后在编译rv1109 sdk时出现了一些异常的错误。但是已经不回去了，只能硬着头皮一路走下去了。并将错误记录以下，以便下次有类似错误，做个参考。buildroot 报错：c-stack.c:55:26:error:missing binary operator before token “(“55在buildroot目录中找到c-stack.c文件,并更改c-stack.c文件中，SIGSTKSZ的宏定义。find -name c
                                    探索OpenFPGA：开源 FPGA 设计与实现的新里程碑
 OpenFPGAAn Open-source FPGA IP Generator项目地址:https://gitcode.com/gh_mirrors/op/OpenFPGA 项目简介
OpenFPGA是一个开源的、全面的FPGA设计和实现框架，由日本大阪大学LNIS（Laboratory for Next Generation Int...
                                    最后一处报错是stdmax要求两个参数的类型相同，编译器自动猜测65536的数据类型和SIGSTKSZ不同导致的，添加类型声明就好。（按如下指令）进行安装的，但是由于Ubuntu升级的最新22.04系统版本造成在编译安装时cmake找不到一些库。第三个问题error但看起来不严重，只是缺少命名空间的引用而已，检查一下源代码。问题看起来也不复杂，好像还是stdmax的问题。之前的Ubuntu20.04是可以正常编译。第一个问题warning。第二个问题warning。...
                                    1.下载最新的TBB的库，这里需要下载两个部分，一个是编译好的bin和lib文件，一个是src的源文件以为bin文件里面有.h这样的头文件，所以在下载的时候还需要下载头文件，就是src里面的文件 2.linux上和windows上按照都比较方便a。windows上，这个是目录D:/Program Files/Intel/IBB>└─2.0    ├─ia32    │  ├─v
2：查看两个版本是否相同。
参考：https://stackoverflow.com/questions/45583473/include-errors-detected-in-vscode
    https://stackoverflow.com/questions/31600600/compilation-...
                                    解决办法：更改mksquashfs相关文件，去掉bwriter_buffer，与fwriter_buffer的定义，改为‘extern’，涉及到.h .c文件，如下。buildroot 报错：c-stack.c:55:26:error:missing binary operator before token “(“55。在buildroot目录中找到c-stack.c文件,并更改c-stack.c文件中，SIGSTKSZ的宏定义。，可能存在fakeroot版本过低导致。修改c-stack.c文件，如下。