本文主要介绍Zynq UltraScale + MPSoC系列芯片的USB3.0/2.0接口硬件设计。

ZU+系列MPSoC要实现USB3.0/2.0的全部功能，需要同时使用MIO和GTR。因为GTR接口中的USB接口只支持USB3.0，对USB2.0的支持需要通过MIO接口外接USB PHY实现。

ZU+系列MPSoC包括两个USB接口，根据实际需要可以进行如下表所示的配置：

当USB接口配置成3.0模式时，USB2.0也必须使能（在SDK的PCW配置界面），因为外部VBUS有效的反馈信号只能从USB PHY的ULPI接口得到。在非OTG模式下，VBUS信号也可以通过PL侧信号得到，但只能通过命令的方式获得。反之，USB2.0则可以单独使用。

MIO侧的USB2.0接口只支持ULPI接口，关于ULPI的更多信息可参考之前的文章《USB系列之“外部PHY接口”》，PHY芯片可以选择和官方开发板一样的USB3320（也可以选择其他支持ULPI接口，且接口电压为1.8V的PHY芯片）。

USB3320的外部时钟输入可以配置，通过REFSEL[2..0]上下拉实现。时钟输出固定为60MHz，通过CLKOUT引脚输出，给到Link端。USB3320支持同步和异步两种传输模式，当采用同步传输时，使用SDR模式，所有的数据都是在CLK的上升沿同步传输；当采用异步模式时，CLK关闭。数据总线的方向通过DIR控制，如果两端都不驱动数据总线时，DIR的改变将产生“turn-around” cycle。

USB3320的外部时钟配置选择如下：

其中，ID引脚可以根据实际应用需求固定死（为高时ZU+作为DEVICE，为低时ZU+作为HOST）。

最后，针对PCB设计，为了阻抗匹配，在设计过程中注意以下几点：

PCB and package delays should be kept to 1.30 ns or below.

PCB and package delay skews for DATA[7:0]/DIR/NXT/STP and CLK should be within ±100 ps.

For optimum signal integrity, add a 30Ω series resistor to the DATA and STP lines near the Zynq UltraScale+ MPSoC.（对于NXT、DIR和CLK，对于Link端是输入，不能在末端串联电阻匹配）

物联网开发入门直播课 - ESP8266网络编程上 - 创客学院直播室​www.makeru.com.cn 32.1 USB 2.0 设备概述 三星 USB 2.0 控制器被设置成协助快速启用 USB 2.0 外设。它支持高速（480Mbps）和全速（12Mbps）传输，使用标准的UTMI 接口 和AHB 接口 ， USB 2.0 控制器能支持可编程中断，批量，等时的16位端点传输模式。 32.2 USB 2.0 设备关键特性 USB 2.0 设备特性包括： 遵从 USB 2.0 规格（1.0a版本）操作高速 Zynq UltraScale+ MPSoC 是赛灵思推出的首款真正全可编程（All Programmable）异构多核处理SoC 芯片 。这款 芯片 采用台积电公司 (TSMC) 新一代 16nm FinFET 工艺制程，它包含一个可扩展的32位或64位多处理器 CPU、用于实时处理图形和视频的专用硬化引擎、先进的高速外设，以及可编程逻辑，可用于汽车驾驶员辅助与安全、无线和有线通信、数据中心以及连接与控制等多种应用领域。本章包括以下几个部分：11.1 MPSoC 简介1.2FPGA简介。 ZYNQ UltraScale+ MPSoC 支持支持 USB 3.0 ，其功能通过PS侧GTR 接口 实现。实际 设计 中，有时希望仅支持 USB 2.0 即可。这里，概要描述仅需要 USB 2.0 场景下的软 硬件 设计 及调试过程。我们在实际 设计 中，采用了与ZCU102相同的 USB PHY 芯片 （Microchip/ USB 3320）。 硬件 设计 设计 中，首先需要保证 PHY 器件处于正常工作状态，这里要根据 PHY 器件的器件手... 欢迎FPGA工程师加入官方微信技术群点击蓝字关注我们FPGA之家-中国最好最大的FPGA纯工程师社群本文主要介绍Zynq UltraScale + MPSoC 系列 芯片 的 USB 3.0 / 2.0 接口 硬件 设计 。 ZU + 系列 MPSoC 要实现 USB 3.0 / 2.0 的全部功能，需要同时使用MIO和GTR。因为GTR 接口 中的 USB 接口 只支持 USB 3.0 ，对 USB 2.0 的支持需要通过MIO 接口 外接 USB PH... USB PHY 负责最底层的信号转换，作用类似于网口的 PHY 。 有两种 接口 ，一种是ULPI，一种是UTMI。 前者PIN少，后者PIN多，所以如果用ULPI， PHY 一般外部另接； 用UTMI，PIN多，一般内置。 PHY 内置或者外置要看 芯片 资料。 POWERPC的P2010， 芯片 资料里面定义是ULPI，需要外置 PHY 。 而E500MC 系列 ，一般使用UTMI 接口 ， 芯片 资料里面定义里面内置 PHY 。 关于... 本文介绍在 Vivado 2016.4 - 2017.2 工具中，在 PetaLinux 和独立操作系统下如何使用 MPSoC 器件运行 USB 2.0 标准 接口 。使用 Zynq UltraScale+ MPSoC ，该 USB 接口 就有两个 USB 2.0 / 3.0 控制器( USB 0 和 USB 1)。 USB 0 和 USB 1 都可以在 USB 2.0 中工作，无需使用 USB 3.0 外部 PHY 硬件 ... Linux USB DWC3 Host/Peripheral Driver Zynq Ultrascale MPSOC Linux USB device driver U-Boot USB Driver Zynq UltraScale＋ MPSoC USB 3.0 Mass Storage Device Class Design Zynq UltraScale＋ MPSoC USB 3.0 ...