今天在用 modelsim 仿真的时候遇到这个 ,后来发现原因是在verilog的源代码中,把输入的io口load的类型本来应该是input结果自动补全写成了inout,所以引起 。 处理方法,要么verilog代码把inout改回input,或者 modelsim 仿真的testbench对应inout类型的端口赋值时,应该用wire类型而不是reg。 https://www.cnblogs.c...
ModelSim bin路径添加到bash $ PATH中 $ex port PATH=$PATH:/your-path/ modelsim _ase/bin 在工作目录中运行bash脚本 $cd work $../bin/run_msin.sh ../scenario/test_1.vhd Test Scenario= ../scenario/test_1.vhd vcom ../rtl/mod_a.vhd ../rtl/mod_b.vhd ../rtl/mod_top.vhd ../scenario/test_1.vhd -- Loading package STANDARD -- Loading p 1. Illegal output port connection for 'Q' (4th connection ) to reg type. 我一开始编译的时候是没有问题的但是到了仿真testbanch 的时候就出现了 上一级module Q是这样定义的 output reg Q  然后我这一级调用的时候是reg[2:0] counter dff_sr U1(.Q(counter[0]...
原因:test bench文件里面有下列语句: $finish ;(表示时间到达1000ns就停止仿真) 注意:选择否,才能保持仿真软件打开看波形,选择是会关闭软件。解决:test bench加上设计文件的引用 3、Error (12007): Top-level design entity “xxx” is undefined top module 名字一定要和 project 名字一致,否则会 破解时,记得先关闭软件,再破解,就不会出现这个 了 (1)、菜单栏Tools -> Options ->Ge
用ISE综合时 如下 误: Port has illegal connection s. This port is connected to an input buffer and other components  clk是我用的系统时钟,作为输入,当然要接input buffer,然而我的工程有很多子模块,当然也要将clk连到各个component, 这个 究竟是啥意思呢?改怎么解决?希望
Error描述: [Place 30-602] IO port 'InClk' is driving multiple buffers. This will lead to unplaceable/unroutable situation. The buffers connected are: u_DispTop/u_D...
这里特别强调一下激励的设置。相应于被测试模块的输入激励应该设置为reg型输出相应 设置为wire型双端口inout在测试中需要进行特的处理。 TESTBENCH 中的“ divclk” Module中的“ divclk” 转载于:https://www.cnblogs.com/navieli/archive/2013/03/05/2944892.html...
1. ROM 和 FIR 的使用问题 首先需要确认你的 ROM 和 FIR 是否正确编写,以及是否正确使用。ROM 和 FIR 的编写可以使用 Quartus 提供的 MegaWizard 工具进行,或者使用 Verilog 或 VHDL 代码手动编写。此外,ROM 和 FIR 的使用需要在 Quartus 中正确配置,包括文件路径和文件名等。 2. ModelSim 问题 如果你在使用 ModelSim 时出现了 ,可能是因为你的代码存在语法 误、逻辑 误或者文件路径 误等问题。你可以通过查看 ModelSim 信息,定位具体的问题所在。此外,你还可以检查你的代码和文件路径是否与 Quartus 中的配置相符,以确保在 ModelSim 中正确加载和仿真你的设计。 总之,针对这种问题,需要具体分析具体情况,找出问题所在并解决。建议你先仔细检查你的代码和 Quartus 的配置,然后尝试重新编译和仿真,看看问题是否得到解决。如果问题依旧存在,可以将具体的 误信息和代码片段提供出来,以便更好地帮助你解决问题。 Quartus报错:Can‘t find Memory Initialization File or Hexadecimal...File D: /xxx/....for ROM instance Quartus报错:Can‘t find Memory Initialization File or Hexadecimal...File D: /xxx/....for ROM instance Yangtzeflowing: 谢谢你的博客! 表情包 Quartus报错:Can‘t find Memory Initialization File or Hexadecimal...File D: /xxx/....for ROM instance LacyExsale: 问题解决了就好,CSDN目前很少使用了,未能及时回复,抱歉