嵌入式HLS 案例开发步骤分享——基于Zynq-7010/20工业开发板（4）

目 录

5 sobel_demo 案例 39

5.1 HLS 工程说明 40

5.2 编译与仿真 43

5.3 IP 核测试 45

前 言

本文主要介绍 HLS 案例的使用说明，适用开发环境： Windows 7/10 64bit、Xilinx Vivado

2017.4 、Xilinx Vivado HLS 2017.4 、Xilinx SDK 2017.4。

Xilinx Vivado HLS (High-Level Synthesis，高层次综合) 工具支持将 C 、C++等语言转化

成硬件描述语言，同时支持基于 OpenCL 等框架对 Xilinx 可编程逻辑器件进行开发，可加

速算法开发的进程，缩短产品上市时间。

HLS 基本开发流程如下：

(1) HLS 工程新建/工程导入

(2) 编译与仿真

(3) 综合

(4) IP 核封装

(5) IP 核测试

测试板卡是基于创龙科技Xilinx Zynq-7000系列XC7Z010/XC7Z020高性能低功耗处理器设计的异构多核SoC工业级核心板。

5 sobel_demo 案例

案例功能： 对 YUV 格式视频进行 Sobel (边缘检测) 算法处理。

Sobel 详细开发说明可参考产品资料“6-开发参考资料\Xilinx 官方参考文档\”目录下 的如下文档。

(1) xapp1167.pdf

(2) xapp890-zynq-sobel-vivado-hls.pdf

5.1 HLS 工程说明

(1) 时钟

HLS 工程配置的时钟为 100MHz。如需修改时钟频率， 请打开 HLS 工程后点击 ，在

弹出的界面中的 Synthesis 栏目进行修改。

图 70

(2) 顶层函数

案例顶层函数为 opencv_top.cpp 中的 hls_image_filter()。首先在 sobel_demo.cpp 中调

用 image_filter()，最终调用 opencv_top.cpp 中的顶层函数 hls_image_filter() 。

图 71

图 72

点击

后，可在弹出的界面中的 Synthesis 栏目查看或设置顶层函数。

图 73

输入输出图像在 sobel_demo.h 中已定义，分辨率均为 1920*1080 。

图 74

Sobel 算子在 sobel_demo.cpp 中已定义。

图 75

5.2 编译与仿真

请参考本文档 HLS 开发流程说明章节， 进行编译。 编译完成后， 进入仿真界面点击

进行全速运行。

运行完毕后，将在 Console 窗口打印如下提示信息，说明顶层函数逻辑正确。

图 76

图 77

同时得到经过 hls_image_filter()和 opencv_image_filter()函数处理的图片。

程序将 opencv_image_filter()的运算结果和顶层函数 hls_image_filter()的运算结果进行 对比。如结果一致，则说明顶层函数逻辑正确。 opencv_image_filter()函数不调用逻辑资 源，而 hls_image_filter()函数调用逻辑资源。

图 78 hls_image_filter()处理结果

图 79 opencv_image_filter()处理结果

图 80 原始图像

5.3 IP 核测试

请参考本文档 HLS 开发流程说明章节，完成 IP 核测试前的准备工作。

HLS 工程生成的 IP 核为 image_filter_0。

图 81

由于产品资料“4-软件资料\Demo\All-Programmable-SoC-demos\”目录下的 camera_

edge_display 案例使用到本案例 IP 核，因此请参考 PS + PL 异构多核案例开发手册的 ca

mera_edge_display 案例说明进行 IP 核测试。