第一部分 Candence软件说明

Cadence(公司名称),该公司在EDA领域处于国际领先地位,旗下PCB设计领域有市面上众所周知的OrCAD和Allegro SPB两个品牌,其中OrCAD为90年代之收购品牌,Allegro SPB为其自有品牌,早期版本称为Allegro PSD。经过十余载之整合,目前Cadence PCB领域仍执行双品牌战略,OrCAD覆盖中低端市场(以极低的价格就可以获得好用的工具,主要与Protel和Pads竞争),Allegro SPB覆盖中高端市场(与Mentor和Zuken竞争)。

OrCAD品牌涵盖原理图工具OrCAD Capture/Capture CIS(含有元件库管理之功能),原理图仿真工具PSpice(PSpiceAD、PSpiceAA),PCB Layout工具 OrCAD PCB Editor(Allegro L版本,OrCAD原来自有的OrCAD Layout在08年已经全球范围停止销售),信号完整性分析工具OrCAD Signal Explorer(Allegro SI 之基础版本)。


Allegro SPB品牌涵盖原理图工具Design Entry CIS(与OrCAD Capture CIS完全相同),Concept HDL(Cadence自有之原理图工具),原理图仿真工具Allegro AMS Simulator(即PSpiceAD、PSpiceAA),PCB Layout工具 Allegro PCB Editor(有L、Performance、XL、GXL版本)。信号完整性分析工具Allegro PCB SI(有L、Performance、XL、GXL版本)。

1 绘制原理图选用OrCAD Capture CIS

OrCAD Capture CIS
说明:Capture管理文件统统是工程的概念,同Protel99相似,所有的文件包括LIB(库),DSN(原理图设计文件)等都是在工程中。
在此软件中可以设计原理图库文件、绘制原理图。

2 PCB Layout工具 PCB Editor

包括导入网表、布局、布线等PCB版图绘制功能。

3 焊盘制作工具 用PAD Design

第二部分 Cadence SPB 16.0软件功能模块及文件格式简介

来自: http://blog.sina.com.cn/s/blog_7177add50100vdw1.html

121  AMS Advance Analysis   [ AMS仿真分析器]
122  AMS Simulator  [ AMS仿真器]
123  Simulation Accessories   [[仿真附件]]
131  Magnetic Parts Editor [磁性零件编辑器]
132  Model Editor          [仿真模型编辑器]
133  Simulation Manager    [仿真管理器]
134  Stimulus Editor       [仿真激励源编辑器]
02) PCB Editor Utilities    [[ PCB编辑功能模块]]
201  Batch DRC                [群组DRC检查]
202  DB Doctor                [设计文件修复工具]
203  DFA Spreadsheet Editor   [ DFA表格编辑器]
204  DFA Symbol Update        [ DFA更新]
205  Environment Editor       [用户环境编辑器]
206  OrCAD Layout Translator  [ Layout to PCB编辑器]
207  Pad Designer             [焊盘设计工具]
208  PADS Translator          [ PADS ASCII文件转换]
209  P-Cad Translator         [ PDIF文件转换]
210  PCB Editor to PCB Router [ SPECCTRA自动布线]
211  QuickView Update         [快速浏览更新]
05) Cadence Help             [  在线帮助文件]
06) Cadence Switch Release   [版本切换]
07) Design Entry CIS         [对应于以前版本的Capture / Capture CIS ]
08) Design Entry HDL   [Design Editor: Design Entry HDL允许采用表格、原理图、Verilog HDL设计,[以前的版本是Concept HDL]
09) Design Entry HDL Rules Checker    [ Design Entry HDL规则检查工具]
10) Layout Plus                       [原OrCAD的PCB设计工具]
11) Layout Plus SmartRoute Calibrate  [ Layout Plus的布线工具]
12) Library Explorer     [数字设计库的管理]
13) Model Integrity      [模型查看与验证工具]
14) Package Designer     [高密度IC封装设计和分析]
15) PCB Editor   [ PCB设计工具,包括:完整的PCB设计工具Allegro PCB Design 220(包括Design Entry HDL、PCB Editor、PCB Router)和Allegro PCB Performance 220以及Allegro PCB Design 610 ]
16) PCB Librarian    [ Allegro库开发工具]
17) PCB Router       [ CCT布线工具]
18) PCB SI              [建立数字PCB系统和集成电路封装设计的集成高速设计和分析环境,够解决电气性能
的相关问题:时序、信号完整性、串扰、电源完整性和EMI ]
19) Physical Viewer      [ Allegro浏览器模块]
20) Project Manager      [ Design Entry HDL的项目管理器]
21) README PCR
22) SigXplorer           [网络拓扑的提取和仿真]
23) SiP                  [SiP工具]
24) SiP Digital Architect  [SiP数字设计工具]
25) System Architect     [系统设计工具]
-----------------------------------------------------------------------------------------------------------------------
Allegro中常见的文件格式:
.brd     工具:PCB Design Expert   PCB布线
.ddb     工具:Protel
.art     工具:CAM350  Allegro PCB Design file/impot ARTwork
.d       工具:pads2005
.drl     工具:Protel
.opj     设计项目工程
.olb     创建新的元件库
allegro/APD.jrl:记录开启Allegro/APD期间每一个执行动作的command .  [纪录操作Allegro的事件]
产生在每一次新开启Allegro/APD的现行工作目录下.
env:            存在pcbenv下,无扩展名,环境设定档.
allegro/APD.ini:存在pcbenv下,记录menu的设定.
allegro/APD.geo:存在pcbenv下,记录窗口的位置.
master.tag:     开启Allegro/APD期间产生的文字文件,记录最后一次存盘的database
文件名称,下次开启Allegro/APD会将档案load进来.从Allegro/APD.ini
搜寻directory =即可知道Master.tag存在的位置.
lallegro.col:   存在pcbenv下,从设定颜色的调色盘Read Local所写出的档案.只会影
响到调色盘的24色而不会影响class/subclass的设定.
.mcm:     multi-chip module (APD) ,design file.
.log:    记录数据处理过程及结果.  [输出的一些临时信息文件]
.art:     artwork檔.  [输出的底片文件]
.txt:    文字文件,如参数数据,device文件..等.
.tap:     NC drill的文字文件.  [输出的包含NC drill数据的文件]
.dat:    资料文件.
.scr:     script或macro记录文件. [ Script和macro文件]
.pad:     padstack檔. [ Padstack文件,在做symbols时可以直接调用]
.dra:     drawing档, create symbol前先建drawing ,之后再compiled成binary symbol档. [ Symbols或Pad的可编辑保存文件]
.psm:     package symbol ,实体包装零件.  [ Library文件,存package>part symbols ]
.osm:     format symbol ,制造,组装,logo图形的零件.  [  Library文件,存格式化  symbols ]
.ssm:     shape symbol ,自订pad的几何形状,应用在Padstack Designer. [ Library文件,存shape symbols ]
.bsm:     mechanical symbol ,没有电器特性的零件.  [ Library文件,存机构  symbols ]
.fsm:     flash symbol ,负片导通孔的连接方式. [  Library文件,存flash symbols ]
.mdd:     module ,模块,可在Allegro建立,包含已placed , routed的数据.  [ Library文件,存module definition ]
.sav:     corrupt database,当出现此种档案时,表示你的板子的数据结构已经破坏,情况不严重可以用DB Doctor修复。
.color    [ View层面切换文件]

需求说明:Candence基本知识内容       :第一部分 Candence软件说明                  第二部分  Cadence SPB 16.0软件功能模块及文件格式简介来自       :时间的诗第一部分 Candence软件说明Cadence(公司名称),该公司在EDA领域处于国际领先地位,旗下PCB设计领域有市面上众所周知的 第16讲 高速电路设计流程,本教程使用的简化流程 第17讲 Allegro 常用软件模块介绍,各个软件模块之间的关系 第18讲 Allegro PCB Editor 软件操作界面介绍 第19讲 allegro 中两个重要的概念:class和subclass是什么。 1. Allegro 零件库封装制作的流程步骤。 2. 规则形状的smd焊盘制作方法。 3. 表贴元件封装制作方法。 4. 0805贴片电容的封装制作实例。 1. BGA272封装制作 TI DSP6713 2. 如何设置引脚名称,如何修改引脚布局 第22讲 如何创建自定义形状焊盘 第23讲 SOIC类型封装制作 第24讲 PQFP类型封装制作,学习引脚的旋转方法 第25讲 包含通孔类引脚的零件制作,零件制作向导的使用 第26讲 包含非电气引脚的零件制作方法 第27讲 如何创建创建电路板 第28讲 设置层迭结构,创建电源层地层平面 第29讲 导入网表,栅格点设置,DRAWING OPTION设置 第30讲 手工摆放零件 第31讲 使用原理图进行交互式摆放 第32讲 按原理图页面进行摆放 第33讲 使用 Allegro PCB Editor 按room进行摆放 第34讲 使用Or CAD Capture CIS 按room进行摆放 第35讲 快速布局,摆放过程中如何自动定位找到零件 第36讲 PCB 布局基本知识简单介绍 第37讲 约束规则设置对话框简介,各部分关系 第38讲 约束规则设置方法 第39讲 线宽线距规则设置示例 第40讲 区域约束规则设置 1. 设置器件模型,加载模型库,赋予器件模型 2. Constraint manager objects显示设置 3. 创建总线 第42讲 设置拓扑约束(方法1) 第43讲 设置拓扑约束(方法2) 第44讲 线长约束设置 第45讲 相对延迟设置 第46讲 差分规则设置 第47讲 布线准备 1. 布线准备:设置颜色 2. 布线准备:特殊方式显示电源网络的飞线 3. 布线准备:网络的高亮设置 4. 布线准备:DRC标记显示方式 5. 布线准备:布线栅格点设置 6. 布线准备:飞线显示的开关 7. 布线准备:用不同的颜色同时高亮不同的网络 第48讲 BGA零件的自动扇出 第49讲 手工布线、控制面板中内容解释 第50讲 走线 1. 走线:拉线 2. 走线:加过孔,换层 3. 走线:控制线宽 4. 走线:推挤、抱紧 5. 走线:抓焊盘 6. 走线:替换走线 7. 走线:自动完成 8. 走线:控制出线方向 第51讲 群组布线 第52讲 布线时信息显示 1. 布线时显示延迟以及相对延迟信息 2. 动态显示走线长度 第53讲 差分布线方法 1. 伴随走线 2. 单根走线模式 3. 添加过孔 4. 自动分离与靠拢 第54讲 两种高速布线形式 1. 含T形连接点的网络走线方法 2. 蛇形走线方法 3. 修线 第55讲 铺铜操作 1. 内电层铺铜 2. 外层铺铜 3. 编辑shape的边界 4. 指定网络 5. 手工void 6. 删除孤岛 7. 铺静态铜皮 8. 铜皮的合并 第56讲 电源层分割 第57讲 后处理:重新编号,back annotate,查看报告,数据库检查等杂散操作。 第58讲 丝印处理 第59讲 NC DRILL 相关操作 第60讲 制作光绘文件的方法步骤
有的人设计喜欢大光标,无限延长的赶脚使用起来很爽,也很方便这里教大家如何更改。 大光标:setup—user preferencesEditior—Display—Cursor—inf allergo 大光标拖尾解决 set infinite_cursor_bug_nt。 导焊盘炸焊盘 .dra文件中提取. pad 信息方法: Fill–export–libraries,可导出焊盘文件,勾选no library dependencies 路径选择默认打开路径即可找到。 有原理图怎么导bom 1.打包:f
Or CAD / Allegro 最好和最专业的软件仿真和分析电子电路和电子设计自动化软件部门之一(Electronic Design Automation 或缩写EDA)是。Or CAD 由两个词组成,实际上俄勒冈州是早期版本的发源地软件和 CAD 代表计算机辅助设计和计算机设计手段的形成。 Cadence SPB Or CAD Or CAD PCB 设置为 Allegro PCB 或也称为 Allegro PCB ,包括设计原理图、仿真和分析电子电路的各种程序。 Cadence SPB Or CAD 的设施和软件功能:
国内的EDA软件市场几乎被三家瓜分,分别是Altium、Mentor Pad s、 Cadence ,也是我们这次主要分析和比较的软件。 本人用的多的是Alitum,也用过 allegro pad s目前还没用过。那就有个疑问?这些软件我们是需要全部学,还是只学一个呢? 我们先来比较下Altium/ PAD S/ Allegro 相同和 区别 、各自都有什么特点以及实际应用场景,这样答案也就明了。 Allegro Cadence 其实是一家公司的名字,其官网链接:https://www. cadence .com, Allegro 和Or CAD 都是该公司旗下的EDA软件(Electronics Design Automation),Or CAD 一般用来绘制原理图, Allegro 一般用来画 PCB 。 2. Cadence 下载
Cadence Or CAD Allegro 的使用 1、 将 Cadence 16.6安装完成后,打开开始菜单,找到 Cadence 下的 Design Entry CIS 。 2、 点击运行,得到如下窗口,找到Or CAD Capture CIS ,选中,点击OK。 3、 打开成功 4、 接下来新建一个原理图库,选择[File]->[New]->[Library],新建一个原理图库。
Cadence Allegro 17.4是一款EDA软件,用于电路设计和 PCB 布局。它包括三个主要的工具: PCB Editor 17.4用于绘制 PCB 和元器件封装, Pad stack Editor 17.4用于绘制元器件焊盘, Capture CIS 17.4用于绘制原理图和原理图库。\[2\]这个软件有很多功能,但目前主要学习的是上述三个工具。通过学习 Cadence Allegro 17.4,你可以提高自己的技能水平,为未来的职业发展提供帮助。\[3\]在学习过程中,记得要记录笔记,以便复习和加深理解。坚持学习下去,相信你能够掌握这个软件并应用于实际工作中。 #### 引用[.reference_title] - *1* *2* *3* [ Cadence Allegro 17.4学习记录开始00](https://blog.csdn.net/qq_31444421/article/details/128895205)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^control_2,239^v3^insert_chatgpt"}} ] [.reference_item] [ .reference_list ]
mkdzyqyf: 说的有问题,FPGA内部的时钟skew是真实存在的,并不能通过时钟树进行消除,这个可以从时序约束生成的报告里面查看,每条路径都会存在这个延时参数,会被计算在建立时间和保持时间里面,并没有被消除。其次外部32为数据进入FPGA内部,需要满足FPGA内部寄存器的建立时间和保持时间要求,那么就需要对输入信号进行input delay约束,告知vivado软件,这些信号从其他器件的输出寄存器到达FPGA管脚这段路径的最大延时和最小延时,vivado在结合悉尼号从FPGA管脚到内部触发器的路径延时,调整内部接收触发器的布局和布线,来满足建立时间和保持时间要求,从而正确接收数据,我想没有DCM未必不能满足建立时间和保持时间要求,更何况更多时候就没有与数据同步的随路时钟。 进发表个人看法,有疑问可回复 FPGA基础知识4(FPGA DCM时钟管理单元的理解--BUFG SKEW) mkdzyqyf: 数据从引脚到D触发器这段路径的延时vivado是能够通过自己布线推测除具体延时的,这个可以从时序报告里面得知,外部信号进入芯片后,所有路径的延时都可以由vivado自己推测,因为这是他自己完成的布局布线,而外部信号到引脚的延时则需要用户通过手册和PCB走线延时计算得到输入IO延时约束。具体怎么补偿的可能跟时钟不确定性这些参数有关吧 FPGA基础知识23(xilinx 高速收发器系列1:qpll cpll) qq_26964021: 图没了,可以补一下吗